⑩日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平2−50957

®Int. Cl. 5

識別記号

庁内整理番号

④公開 平成2年(1990)2月20日

C 23 C 14/34

8520-4K

審査請求 未請求 請求項の数 6 (全7頁)

❷発明の名称 スパツタリング装置

②特 願 昭63-201375

20出 願 昭63(1988) 8月12日

⑫発 明 者 鈴 木 伸 昌

東京都大田区下丸子3丁目30番2号 キャノン株式会社内 東京都大田区下丸子3丁目30番2号 キャノン株式会社内

⑩発 明 者 山 上 敦 士 ⑪出 願 人 キャノン株式会社

東京都大田区下丸子3丁目30番2号

個代 理 人 弁理士 荻上 豊規

明 細 4

- 発明の名称
 スパッタリング装置
- 2. 特許請求の範囲
 - (1) 被スパッタリングターゲットを報置した電極 に交流もしくは負の直流電圧を印加する手段を 有するスパッタリング装置において、該ターゲットからのスパッタリング粒子を帯電させる手 段と該帯電粒子の基板への入射方向を電気的に 制御する手段を有することを特徴とするスパッ タリング装置。
- (2) 前記帯電手段が、スパッタリング粒子のイオン化エネルギーに対応する波長よりも短波長の光を照射することによるものである請求項(1)に記載のスパッタリング装置。
- (3) 前記帯電手段が、スパッタリング粒子を熱フィラメントにさらすことによるものである請求 項(1)に記載のスパッタリング装置。
- (4) 前記帯電手段が、スパッタリング粒子に電子 ビームを照射することによるものである請求項

1

(1)に記載のスパッタリング装置。

- (5) 前記入射方向制御手段が、基板に交流もしくは負の直流パイアスを印加することによるものである請求項(1)乃至(4)のいずれかに記載のスパックリング装置。
- (6) 前記入射方向制御手段が、基板に平行と垂直 に二組の平行平板電極を設け、該平行平板電極 のそれぞれに印加する直流電圧の比を制御する ことによるものである請求項(1)乃至(4)のいずれ かに記載のスパッタリング装置。
- 3. 発明の詳細な説明

〔発明の属する技術分野〕

本発明は、半導体素子製造に用いるスパッタリング装置、特に、平坦な配線用 A e 膜を低ダメージで高速に形成するスパッタリング装置に関する。

〔従来技術の説明〕

世来配線用 A ℓ 膜の形成にはスパッタリング装置が用いられてきた。第 3 図に、代表的なスパックリング法である平行平板型スパッタリング法を

示す。301は真空室、302はSi などの基板、303は基板302の支持体、304はAr などの雰囲気ガスの導入管、305は排気口、306は高周波電源、307は高周波電源306に接続された電極、308は電極307に破置されたターケットである。電極307に破置されたターケットである。電極307に破置されたターケット308の対向位置にある基板支持体303上に基板302を置いて、電極307に高周波電力を印加し、プラズマ反応で生成した雰囲気ガスのイオンによりターケット308をスパックリングして基板302上に薄膜を形成するものである。

しかし、素子のパターンの微細化に伴ない、下地層間絶縁膜の開孔部のアスペクト比(高さ/幅)が 0.5以上になってくると、スパッタリング法ではいわゆるセルフシャドウィング効果、すなわち段差上部特にエッヂ部分に厚く堆積した膜が段差下部への堆積を妨げる為、段差被覆性が極端に悪くなり、信頼性が低下するという問題があった。第5図は従来例のスパッタリング法による段差被覆性を示す成膜後の基板の断面図である。(a)

3

しかしこの方法は堆積速度が遅い点や充分な段差被覆性を得る為に高いバイアスを印加し、イオンエネルギーを高めると、イオン衝撃により下地基板がダメージをうけ素子の電気的特性が劣化するという欠点があった。

一方、格子状フィルタを用いてA & 粒子の基板への入射角を制御し、段差下部への堆積を増加させて段差被覆性を改善する装置が検討されている。例えば、昭和63年春季応用物理学関係連合講演会講演予稿集第2巻 P.640講演番号29P-V-4に示されている。

第4図に格子状フィルタを用いたバイアススパッタリング装置を示し、401は真空室、402はSiなどの基板、403は基板402の支持体、404はArなどの雰囲気ガスの導入管、405は排気口、406は高周波電源、407は高周波電源406に接続された電極、408は単極407に載置されたターゲット、409は基板402に負バイアスを印加する直流電源、410は被スパックリング粒子の基板への入射角を制限

この問題を解決する装置としてバイアススパックリング装置が開発されてきた。

バイアススパッタリング法は第3図において、 基板302に負のバイアスを高周波又は直流電圧 により印加しつつ、通常スパッタリング法と同様 にターゲットをスパッタリングする方法であり、 堆積と同時に段差下部への堆積を妨げている段差 上部特にエッヂ部分に堆積した膜のエッチングを 行なうことにより、段差被覆性を改善しようとす るものであり、-100~-500V程度のバイ アスで、第5図(h)に示されるように極めて良好な 段差被覆性が得られている。

4

する格子状フィルタである。基板 4 0 2 上方に基板 4 0 2 に垂直に近い入射角をもつ被スパッタリング粒子のみを通す格子状フィルタ 4 1 0 を設置しつつ、通常スパッタリング法と同様にターゲットをスパッタリングする装置であり、 段差下部への堆積が増加するので、比較的低いバイアスで、第 5 図 (c) に示されるように良好な段差被 関性が得られている。

しかしながら上記従来例では、

- (i) 高角度入射成分がフィルタにけられる為、そ の分堆積速度が低下する。
- (ii) フィルタを用いない場合よりはましだが、100 V以上のバイアスが必要でダメージが発生しやすく、堆積速度もバイアスを印加しない場合よりは低下する。

などの問題がある。

(発明の目的)

本発明は、従来の格子状フィルタを用いるバイ アススパッタリング装置における問題点を解決し、 段差被預性に優れた薄膜形成を基板ダメージの発 生なく高速に行なう装置を提供することを目的と する.

(発明の構成・効果)

格子状フィルタを用いたバイアススパッタリン グ装置による前述の問題点は、被スパックリング 粒子の多くが電気的に中性であり、入射方向を容 易に制御できる電気的手段を用いることができず、 不要な入射角をもつ粒子を遮へいするという物理 的手段を用いざるを得ないことに起因している。

そこで本発明者らは、被スパッタリング粒子を 帯電する手段の検討を行なった。

そして、A & 粒子に 2 O O n m よりも短かい波 長をもつ光を照射することにより有効にイオン化 することを見い出した。又、他に、熱フィラメン ト(グリッド付)や電子ピームによってもイオン 化しやすかった。

本発明は上述の知見に基づいて完成されたもの であり、従来の格子状フィルタを用いたバイアス スパッタリング装置による前述の問題点を解決し、 前記目的を達成するものである。

7

する直流電源である。

まず、支持体103上に基板102を置き、排 気手段 (不図示) により真空室101内を10~7 Torr 以下まで排気した後、Ar などの雰囲気ガ スを導入管104から反応室101に導入し、排 気口105とポンプ間に設けられたコンダクタ ンスパルプ (不図示) を調節し、圧を10-4~ 10-1Torr 、望ましくは10-3~10-*Torr に保つ。高周波電源106からの高周波電圧を電 極107に印加し、プラズマスパッタリングによ りALなどのターゲット材108からスパッタリ ング粒子を放出する。放出されたスパッタリング 粒子は、窓110を通して反応室101内に導入 された光源109からの光によりイオン化される。 光の波長はスパッタリング粒子のイオン化電位 に対応する波長より短かく、例えばALの場合 はArFエキシマレーザの193nmが滴してい る。ミラー111は窓110の部分を除いた反応 室101の内壁に円筒状に設けられ、光を多重反 射し、スパックリング粒子のイオン化効率を上げ

即ち、本発明によれば、スパッタリング装置に、 スパッタリング粒子を帯電する手段と帯電粒子の 基板への入射方向を電気的に制御する手段を設け ることにより、段差被覆性に優れた薄膜形成を基 板がメージの発生なく高速に行なうことを可能に したものである。

以下に、本発明の内容を図面の実施例により説 明する。

装置例 1

第1図は本発明の第1の実施例を示す装置の断 面図であり、101は真空室、102は51など の基板、103は基板102の支持体、104は Arなどの雰囲気ガスの導入管、105は排気 口、106は通常13.56MH2の周波数をもつ 高周波貫通、107は高周波貫通106に接続さ れた電極、108は電極107に載置された被ス パッタリングターゲット、109はスパッタリン グ粒子をイオン化する光を発生する光源、110 は光を反応室101に進入する窓、111は光を 反射するミラー、112は基板にバイアスを印加

8

る役割を担う。基板102には支持体103を通 して直流電源112から-10V台のバイアスが 印加される。イオン化されたスパックリング粒子 は基板の負バイアスにより加速され基板に垂直に 入射する成分が増大する。したがって深い溝や穴 の中にも膜が堆積しやすくなる。プラズマ中のイ オンエネルギーは高々数Vなので、入射方向を基 板にほぼ垂直にする為には-10V台の基板バイ アスで充分であり、イオンダメージは問題になら ない.

装置例1による膜堆積例

ターゲットとしてA & を用い、表 1 に示された 条件で成膜したところ、基板上に形成された幅 0.8 μm, 深さ 1.6 μmの溝中にも他の部分と同 様に堆積し、堆積速度は1.1μm/min.であった。

第6図は本発明の薄膜形成方法による段差被費 性を示す成膜後の基板の断面図である。(a) は実施 例1によるもの、心は実施例2によるものであり、 601はSi 基板、602はSiOz パターン、 603は堆積したA e 膜である。第6図回に示さ

れる実施例1による段差被覆性は、海中にもよく 堆積しており良好である。又、基板としてMOS 構造上にPSG膜をコートしたものを用い、A & 成膜前後のフラットバンド電圧のシフトをC-V 特性測定より求めたところ、0.2 V以下と良好だった。第7図は使用した基板と測定法を示し、 701はn'Si基板、702はSiO。ゲート酸 化膜(20nm厚)、703はpoly-Siゲート 電極(300nm厚)、703はpoly-Siゲート 電極(300nm厚)、704はPSG膜(14mm 厚)、705はC-V測定系、706は堆積した A & 膜で、A & 膜706の堆積前後にC-V特性 を測定し、イオン衝撃によって生じる電荷捕獲準 位を反映したフラットバンド電圧のシフトにより、 成膜中のグメージを評価した。

多 1

Αr	流量	120sccm	ArFレーザ出力	0.8J/pulse
圧	カ	1×10 ⁻³ Torr	ArFレーザ繰返し	100 Hz
期間	使出力	1 k W	基板パイアス	-30 V

比較例

1 1

スパッタリングターゲット、209はスパッタリング粒子をイオン化するWなど熱フィラメント、214は熱フィラメント209の電源、210はプラズマをターゲット付近に閉じ込めるメッシュシールド板、211は基板202に垂直に設置された平行平板電極、212は平行平板電極211の直流電源、213は基板202に直流パイアスを印加する電源である。

まず支持体203上に基板202を設置し、排気手段(不図示)により真空室201内を10パワットまで排気した後、まずArなどの雰囲気ガスを導入管204から反応室201に導入し、排気口205とボンプ間に設けられたコンダククンスバルブ(不図示)を調節し、圧を10パーマーの「Torr、望ましくは10~~10パーでに保つ。高周波電圧を電極207に印加し、プラズマスパックリングによりA&などのターゲット材208からスパッタリング粒子を放出する。放出されたスパッタリング

第4図の格子状フィルタを用いたバイアススパックリング装置を用いて本発明と同様のカバレージを得る為表 2 に示された条件で成膜したところ、 堆積速度 0.7 μ m / min 以下、フラットバンド電 圧のシフト 2 V 以上であり、本発明の方が明らか に優れている。

事 2

Ar流量	1 2 0 sccm
圧力	1 × 1 0 - ² Torr
高周波出力) k W
基板パイアス	- 1 5 0 V
格子制限角度	4 5 *

装置例2

第2図は本発明の第2の実施例を示す装置の断面図であり、201は真空室、202はSiなどの基板、203は基板202の支持体、204はArなどの雰囲気がスの導入管、205は排気口、206は通常13.56MHzの同波数をもつ高周波電源、207は高周波電源206に接続された電極、208は電極207に載置された被

1 2

ト209から発生した熱電子によりイオン化される。平行平板電極211間と基板202-シールド板210間にはそれぞれ直流電源212,213からの電圧V.,Vェが印加される。V.,Vェはグメージの発生を抑える為-10V台に定める。イオン化されたスパッタリング粒子は生じた電界によって並進方向がそろえられ、

$$\theta = \tan^{-1} \frac{V_1 d_2}{V_2 d_1}$$

(d: :平行平板電極間隔)

で求められる入射角をもって基板202に入射する。基板202は回転され、堆積の非対称性を解消する。以上の結果、段差の側壁の被覆性が向上する。入射角を二つの電圧の比によって又、入射エネルギーも電圧の絶対値によって制御できるので、様々な段差に最適な条件を選択することができる。又、従来例のようにけられがなく効率よく成膜できる。

1 4

装置例2による膜堆積例

ターゲットとして A ℓ を用い、表 3 に示される 条件で成膜したところ、基板上に形成された幅 0.6 μm. 高さ 0.6 μmの S i O ι 段差の側壁に も第 5 図(b)に示されるようによく堆積し、堆積 速度は 0.9 μm / min. であった。又、フラットバンド電圧のシフトも 0.2 V以下と良好で、前述の 従来例より明らかに優れている。

表 3

Ar流量	1 2 0 sccm
圧 カ	1 × 1 0 - 3 Torr
高周波出力	1 k W
平行平板電極間電圧	- 2 0 V
基板パイアス	- 4 0 V

〔発明の効果の概要〕

以上説明したように、スパックリング装置に、スパッタリング粒子を帯電する手段と帯電粒子の基板への入射方向を電気的に制御する手段を設けることにより、低ダメージで高速に段差被攪性にすぐれた薄膜形成が可能になる効果がある。

4. 図面の簡単な説明

1 5

2 0 9 … 熱フィラメント、2 1 0 … グリッド、2 1 1 … 平行平板電極、2 1 2 … 平行平板電極に電圧を印加する電源、4 1 0 … 格子状フィルタ、5 0 1 . 6 0 1 . 7 0 1 … Si 基板、5 0 2 . 6 0 2 … SiOzバターン、5 0 3 . 6 0 3 . 7 0 6 … 堆積したA & 膜、7 0 2 … ゲート酸化膜、7 0 3 … poly — Si ゲート電極、7 0 4 … P S C 膜、7 0 5 … C — V 測定器。

特 許 出 願 人 キャノン株式会社 代理人 弁理士 荻 上 豊 規 🖟





第1図は本発明の実施例1の装置の断面図、第2図は本発明の実施例2の装置の断面図である。 第3図は従来の(バイアス)スパッタリング装置 の断面図、第4図は従来の格子状フィルターを用いたバイアススパッタリング装置の断面図、第5 図は従来例による段差被覆性を示す基板の断面図、第6図は本発明による段差被覆性を示す基板の断面図、第1図はダメージ評価の際用いた基板の断面図である。


図において、101、201、301、401
…真空室、102、202、302、402…基板、103、203、303、403…支持体、104、204、304、404…ガス導入管、105、205、305、405…排気口、106、206、306、406…高周波電源、107、207、307、407…電極、108、208、308、408…ターゲット、109… 光源、110…窓、111…ミラー、112、213、409…基板にバイアスを印加する電源、214…フィラメント・グリッド電源、

16


第 1 図









第 5 図



第 6 図



第 7 図



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-050957

(43) Date of publication of application: 20.02.1990

(51)Int.Cl.

C23C 14/34

(21)Application number: 63-201375

(71)Applicant : CANON INC

(22)Date of filing:

12.08.1988

(72)Inventor: SUZUKI NOBUMASA


YAMAGAMI ATSUSHI

(54) SPUTTERING DEVICE

(57)Abstract:

PURPOSE: To form a thin film excellent in a property of coating stepped part at high speed without causing damage to a substrate by providing a means of electrifying sputtering grains and electrically controlling the direction of the incidence of the electrified grains on a substrate.

CONSTITUTION: The inside of a vacuum chamber 101 is evacuated, into which an atmospheric gas, such as Ar, is introduced. A high-frequency voltage from a highfrequency electric power source 106 is impressed on an electrode 107, and sputtering grains from a target material 108 are emitted by means of plasma sputtering. The sputtered grains emitted as mentioned above are ionized by means of light introduced from a light source 109 through a window 110. Then, a bias is impressed on a substrate 102 from a D.C. electric power source 112. The sputtered grains ionized as mentioned above are accelerated by the negative bias of the substrate 102, and the amount of components vertically incident on the



substrate 102 is increased. Accordingly, the deposition of film even into deep grooves and holes can be facilitated.